本质在于推迟序列化!先将内存存入,输出的时候再进行序列化操作-参考[trice](https://github.com/rokath/trice) 适用场景为port & log
本质在于推迟序列化!先将内存存入,输出的时候再进行序列化操作-参考trice
适用场景为port & log